IT之家 9 月 16 日信息，台积电探讨大将米玉傑博士显露，台积电将在 2024 年取得 ASML 下世代极紫外光微影设施（high-NA EUV），为消费者进行相干的根基设备与架构解决方案。

　　台积电营业开发副总裁张晓强此前以前显示，取得设施后，初期最重要的用于与合作伙伴一同探讨。

　　从此前推出的消息来看，High-NA EUV 光刻设施的单价预计为 4 亿美元（约 28 亿元国民币），是现存 EUV 光刻设施的两三倍。

　　IT之家曾报导，三星电子副董事长李在镕之前与 ASML 企业就引入该荷兰半导体设施生产商的下一代极紫外（EUV）光刻设施发展了会谈，并就引入本年制造的 EUV 光刻设施和计划于明年公布的高数值孔径（High-NA）EUV 光刻设施完成了合同。

　　本年早些时刻，英特尔还宣告已签定协议购置 5 台这类设施（TWINSCAN NXE：3600D），用于在 2025 年制造 1.8 纳米芯片。台积电也在 6 月 16 日的美国硅谷技艺研讨会上显示，它将在 2024 年在全世界初次将 High-NA EUV 光刻设施导入其工艺。

　　就日前来看，领先进步光刻技艺是衡量芯片生产上限的要害要素，而这类 High-NA 光刻技艺有望下降 66% 的大小尺寸。而在芯片生产范畴，尽管日前的 3nm、5nm 曾经不代表实质栅极宽度，但确信仍是越小越好。

　　获悉，该款新款 EUV 体系可实现 0.55 数值孔径，与之前装备 0.33 数值孔径透镜的 EUV 体系（TWINSCAN NXE：3400B 和 NXE：3400C）比较，精度会有所提升，可行实现更高分辨率的图案化。

　　获悉，日前 ASML 每台机器的本钱多达 1.6 亿美元，而各大芯片生产商还计划在未来几年投资逾 1000 亿美元建设格外的生产厂，以满足进一步的半导体要求。

　　官方曾显露，这类 High-NA 机器将比现存机器大 30%，而此前的机器曾经大到难以想象，甚而须要三架波音 747 来搭载他们。

　　台积电之前宣告，其指标是在 2025 年量产其 N2 工艺，与 3nm 制程节点不同，2nm 制程节点将运用 Gate-all-around FETs（GAAFET）晶体管，台积电称比较 3nm 工艺会有 10% 到 15% 的功能提高，还可行将功耗下降 25% 到 30%。估计 N2 工艺于 2024 年末将做好风险制造的准备，并在 2025 年末映入大量量制造，消费者在 2026 年就可以收到第一批芯片。