记者 | 彭新

如何连续芯片产业的摩尔定律，一直是半导体企业所关心的核心。

在12月11日至15日举办的2021 IEEE世界电子器件会议（IEDM）时期，芯片巨头英特尔推出多项尖端半导体开发前沿技艺以推进摩尔定律，称将在芯片封装、功率器件和内存资料、尖端物理学三大范畴发展创新。

“指标是封装中将密度提高10倍以上，将逻辑微缩提高30%至50%，并布置非硅基半导体。”英特尔方面显示。

之前尖端半导体开发竞争的焦点是芯片制程尺寸。所谓制程，指的是芯片中晶体管线宽的尺寸，制程越小，单个芯片上就可以容纳越多的电路元件，芯片的功能越强、功耗越低。日前芯片制程的优先产物为台积电和三星量产的5纳米芯片，两家公司计划在2025年发动2纳米芯片的量产。美国IBM于5月宣告已成功发展2纳米芯片的试制。

在领先进步制程竞争中掉队的英特尔也在加速推行研发，以期追上竞争对手。但有看法以为，晶体管数目大约每18个月便会增添一倍的“摩尔定律”日前已挨近物理极限，且难以掩盖本钱。这没有疑加大了英特尔追赶的难度。

英特尔要保持市场所位超过台积电，拓展新思路成为要害，从芯片生产方位来看，将芯片叠加起来的3D堆叠技艺的要紧性日趋增添。之前在设置上，英特尔将芯片区别负责功率、计算和存储的部分以平面方式排列，但新技艺尝试以拼乐高积木的方式，将芯片以立体方式堆叠，经过领先进步封装技艺将晶体管控作为芯粒（Chiplet）。

Chiplet近年成为芯片产业的要害词。惯例体系单芯片的做法是每一种组件放到单一裸晶（Die）上，功效越多，硅芯片大小越大。Chiplet的特色是将大大小的多焦点设置扩散到个别微小裸芯片，如料理器、模拟组件、库存器等，再用立体堆栈的形式，以封装技艺做成一颗芯片。

英特尔称，其新的3D堆叠、多芯片封装技艺Foveros Direct可行让上下芯片之中的接连点密度提高10倍，况且每个接连点的间距小于10微米。新的封装形式在体积上提升芯片的晶体管密度，能在不缩短制程的概况下，将晶体管密度提高30%至50%，使摩尔定律从新生效。可行说，英特尔研发团队本次发表的探讨效果中，第一大的科技进步也是晶体管堆叠技艺。

芯片封装技艺以外，英特尔还将眼光调转方向供给和操控电力的“功率半导体”和内存资料，试图探寻芯片在硅以外的新方案。据英特尔推荐，经过在300mm的晶圆上初次集成氮化镓基（GaN-based）功率器件与硅基CMOS，实现了更高效的电源技艺。这为CPU提供低损失、快速电能传输缔造了要求，同一时间也降低了主板组件和体积。

英特尔的另一项芯片探讨技艺效果也依赖于资料进步：应用铁电资料性质的“铁电存储器（FeRAM）”迎接新进展，有望成为电话、电脑内存中经常使用的DRAM存储器下一代产物的要害资料。

FeRAM的特色是断电后不会丢失消息，耐用性加强。源于可在保留数据（运算到一半的数据等）的概况下切断电源，与现存存储芯片范畴经常使用的DRAM和SRAM存储器比较，可大幅下降耗电量。况且FeRAM也可实现以纳秒（十亿分之一秒）为单位、与DRAM同等的快速运转。

之前受限于所用铁电物质特性的节制，该资料利用只有限于细分市场，但英特尔发表的效果显现，其纪录了FeRAM资料多达2纳秒的极短访问时间和10亿次重复范畴内的极高写电阻（耐用性），意指着FeRAM有望作为下一代镶嵌式DRAM技艺的可以方案。

在量子计算等尖端物理学范畴，英特尔一方面鉴于尝试提高硅基半导体的量子计算功能，同一时间也在开发能在室温下发展高效、低功耗计算的新款器件。

该企业称，正探寻物理学范畴的新概念以推进半导体技艺，进展包括首例常温磁电自旋轨道（MESO）逻辑器件，自旋电子器件以及芯片封装、功率器件和内存等。此中英特尔与比利时微电子探讨中心（IMEC）在自旋电子资料探讨方面的合作，应用电子自旋原理发展消息的传导、料理与存储，有望实现逻辑芯片和存储器功效的整合。

强化晶圆生产能力和追求领先进步工艺的路线，均须要坚实技艺能力作为支撑，而这次该企业技艺团队公布了一系列“技艺性武器”，或将帮助英特尔在2025年后追上最重要的竞争对手维持竞争能力。

之前，英特尔的新营业进展遇阻，惯例营业也受到打击。作为集芯片设置和制造为一体的IDM厂家，英特尔的领先进步工艺开发显著落后于对手台积电和三星。在基辛格（Pat Gelsinger）至今年初担任英特尔首席执行官以后，公布一系列在2025年从新赢得优势位置的商业进行规划。在策略上，基辛格强化了竞逐领先进步工艺节点的方向，并采用了对外开放晶圆代工产能、调度工艺节点命名形式等措施。另外，英特尔还在6月对组织架构发展了调度，新加两名技艺背景的高管。